章节1: 前言和大纲 课时1 视频 前言和大纲 01:19 可章节2: 硬件描述语言的基本概念 课时2 视频 硬件描述语言的基本概念 05:16 可章节3: Verilog基本语法 课时3 视频 模块 05:31 可课时4 视频 端口和逻辑值 02:21课时5 视频 常量 06:31课时6 视频 变量 09:22课时7 视频 连续赋值 01:44课时8 视频 过程块 07:52课时9 视频 实例化 04:18课时10 视频 编译指令 05:46课时11 视频 延时 05:05课时12 视频 注释空白符和关键字 02:37课时13 视频 参数位选择和部分选择 05:53课时14 视频 操作符1 08:02课时15 视频 操作符2 06:59章节4: Verilog高级描述语句课时16 视频 if else case for 07:36课时17 视频 函数和任务 05:03课时18 视频 系统函数和任务 02:53章节5: 基本数字IC模块设计课时19 视频 数字IC模块的设计步骤 03:46课时20 视频 鉴沿器 05:18课时21 视频 双向端口和三态门 02:04课时22 视频 参数化ALU 03:06课时23 视频 参数化奇偶校验器 04:29课时24 视频 通用移位寄存器 03:01课时25 视频 2的N次方分频器 04:42课时26 视频 参数化计数器 03:18课时27 视频 参数化存储器 02:27课时28 视频 有限状态机的概念应用和构成 07:05课时29 视频 有限状态机的设计实现 11:28课时30 视频 RTL代码优化技术 07:25章节6: Verilog2001的新增特性课时31 视频 Verilog2001的新增特性1 06:13课时32 视频 Verilog2001的新增特性2 06:17章节7: RTL编码规范课时33 视频 文件规则 06:44课时34 视频 模块实现规则 05:25章节8: 结语 课时35 视频 结语 00:57 可
